Meini prawf atal ADC ar gyfer dylunio PCB
Mae cynllun PCB yn elfen allweddol o amddiffyniad ADC, a gall dyluniad PCB rhesymol leihau cost ddiangen datrys problemau ac ail-weithio. Yn nyluniad PCB, oherwydd defnyddio deuodau atalydd foltedd dros dro (TVS) i atal chwistrelliad arwystl uniongyrchol oherwydd rhyddhau ESD, mae'n bwysicach mewn dylunio PCB i oresgyn effaith y maes ymyrraeth electromagnetig (EMI) a gynhyrchir gan y cerrynt rhyddhau. Bydd yr erthygl hon yn darparu canllawiau dylunio PCB a all optimeiddio amddiffyniad ADC.
Dolen cylched
Mae cerrynt yn cael ei ysgogi i ddolen y gylched trwy sefydlu, ac mae'r dolenni hyn ar gau ac mae ganddynt fflwcs magnetig amrywiol. Mae maint y cerrynt yn gymesur ag arwynebedd y cylch. Mae dolenni mwy yn cynnwys fflwcs mwy magnetig, sy'n cymell cerrynt cryfach yn y gylched. Felly, rhaid lleihau arwynebedd y ddolen.
Dangosir y ddolen fwyaf cyffredin yn Ffigur 1, sy'n cael ei ffurfio gan y cyflenwad pŵer a'r ddaear. Lle bo modd, gellir defnyddio dyluniadau PCB aml-haen gyda phŵer ac awyrennau daear. Mae'r bwrdd aml-haen nid yn unig yn lleihau'r ardal ddolen rhwng y cyflenwad pŵer a'r ddaear, ond mae hefyd yn lleihau'r maes electromagnetig EMI amledd uchel a gynhyrchir gan y curiad ESD.
Os na ellir defnyddio bwrdd multilayer, rhaid cysylltu'r gwifrau ar gyfer y llinell bŵer a'r ddaear mewn grid fel y dangosir yn Ffigur 2. Gall y cysylltiad grid weithredu fel pwer pŵer ac awyren. Defnyddiwch foriau i gysylltu olion pob haen. Dylai'r gofod rhwng cysylltu fod o fewn 6 cm i bob cyfeiriad. Yn ogystal, pan fydd gwifrau, gall y cyflenwad pŵer a'r olion tir mor agos â phosibl hefyd leihau'r ardal dolen, fel y dangosir yn Ffigur 3.
Ffordd arall o leihau arwynebedd dolen a chymell cerrynt yw lleihau llwybrau cyfochrog rhwng dyfeisiau cydgysylltiedig, gweler Ffigur 4.
Gellir defnyddio gwifren amddiffynnol pan mae'n rhaid defnyddio cebl signal sy'n fwy na 30 cm, fel y dangosir yn y FIG. Dull gwell yw rhoi'r ffurfiant ger y llinell signal. Pan fydd y llinell signal yn cael ei defnyddio, dylai fod o fewn 13 mm i'r llinell amddiffyn neu'r llinell ddaear.
Fel y dangosir yn Ffigur 6, gosodir y llinell signal hir (> 30 cm) neu linell bŵer pob cydran sensitif ar draws ei llinell ddaear. Rhaid trefnu llinellau croes ar adegau rheolaidd o'r top i'r gwaelod neu o'r chwith i'r dde.
Hyd y cysylltiad cylched
Gall llinell signal hir hefyd fod yn antena sy'n derbyn egni pwls ADC. Gall defnyddio llinell signal fyrrach gymaint â phosibl leihau effeithlonrwydd y llinell signal fel antena maes electromagnetig ESD.
Ceisiwch roi'r dyfeisiau cydgysylltiedig mewn lleoliadau cyfagos i leihau hyd yr olion cydgysylltiedig.
Chwistrelliad tâl daear
Gall gollwng yr ADC yn uniongyrchol i'r awyren ddaear niweidio cylchedwaith sensitif. Mae un neu fwy o gynwysyddion ffordd osgoi amledd uchel hefyd yn cael eu defnyddio wrth ddefnyddio'r deuodau TVS, sy'n cael eu gosod rhwng cyflenwad pŵer yr elfen a'r tir traul. Mae'r cynhwysydd ffordd osgoi yn lleihau pigiad tâl ac yn cynnal y gwahaniaeth foltedd rhwng y cyflenwad pŵer a'r porthladd daear.
Mae'r setiau teledu teledu symudol yn gwthio'r cerrynt a ysgogwyd ac yn cynnal gwahaniaeth posibl foltedd clamp y setiau teledu. Dylid gosod setiau teledu a chynwysyddion mor agos â phosibl i'r IC gwarchodedig (gweler Ffigur 7). Sicrhewch mai'r setiau teledu i lwybr y ddaear a hyd pin y cynhwysydd yw'r byrraf i leihau effeithiau anwythiad parasitig.
Rhaid gosod y cysylltydd ar yr haen platinwm copr ar y PCB. Yn ddelfrydol, mae'n rhaid i'r haen platinwm-copr gael ei ynysu oddi wrth awyren ddaear y PCB a'i chysylltu â'r pad gan linell fer.
Canllawiau eraill ar gyfer dylunio PCB
1. Ceisiwch osgoi trefnu llinellau signal pwysig fel clociau ac signalau ailosod ar ymyl PCB;
2. Gosodwch y rhan sydd heb ei defnyddio o'r PCB i'r awyren ddaear
3. Mae gwifren ddaear y siasi a'r llinell signal o leiaf 4 mm ar wahân;
4. Cadwch gymhareb agwedd gwifren ddaear y siasi sy'n llai na 5: 1 i leihau'r effaith anwythiad;
5. Defnyddio deuodau TVS i ddiogelu'r holl gysylltiadau allanol;
Amddiffyn anwythiad parasitig yn y gylched
Gall anwythiad parasitig yn y llwybr deuod TVS achosi gordyfiant foltedd difrifol mewn digwyddiad ESD. Er gwaethaf defnyddio deuod TVS, gall foltedd gormodol gormodol fod yn fwy na throthwy foltedd difrod y IC gwarchodedig oherwydd y foltedd VL = L × di / dt a ysgogwyd ar draws y llwyth anwythol.
Cyfanswm y foltedd y mae'r gylched amddiffyn yn destun iddo yw swm y foltedd a gynhyrchir gan foltedd clamp deuod TVS a'r anwythiad parasitig, VT = VC + VL. Mae brigau cyfredol a ysgogir gan ESD mewn llai na 1 ns (yn ôl IEC 61000-4-2), gan dybio y bydd ymwythiad plwm o 20 nH y modfedd, hyd llinell o chwarter modfedd, a foltedd gordynnol o 50V / 10A pwls . Y rheol ddylunio empirig yw lleihau'r effaith parasitig ar anwythiad trwy ddylunio llwybr y siynt mor fyr â phosibl.
Rhaid i bob llwybr anwythol ystyried y ddolen ddaear, y llwybr rhwng y setiau teledu a'r llinell signal a ddiogelir, a'r llwybr o'r cysylltydd i'r ddyfais TVS. Dylid cysylltu'r llinell signal warchodedig yn uniongyrchol â'r awyren ddaear. Os nad oes awyren ddaear, dylai'r ddolen ddaear fod mor fyr â phosibl. Dylai'r pellter rhwng gwaelod y deuod TVS a phwynt daear y gylched warchodedig fod mor fyr â phosibl i leihau anwythiad parasitig yr awyren ddaear.
Yn olaf, dylai'r ddyfais TVS fod mor agos â phosibl at y cysylltydd i leihau cyplu dros dro i linellau cyfagos. Er nad oes llwybr uniongyrchol i'r cysylltydd, gall yr effaith ymbelydredd eilaidd hon achosi diffyg gweithredoedd mewn rhannau eraill o'r bwrdd.
Mae cynllun PCB yn elfen allweddol o amddiffyniad ADC, a gall dyluniad PCB rhesymol leihau cost ddiangen datrys problemau ac ail-weithio. Yn nyluniad PCB, oherwydd defnyddio deuodau atalydd foltedd dros dro (TVS) i atal chwistrelliad arwystl uniongyrchol oherwydd rhyddhau ESD, mae'n bwysicach mewn dylunio PCB i oresgyn effaith y maes ymyrraeth electromagnetig electromagnetig (EMI) a gynhyrchir gan y cerrynt rhyddhau. Bydd yr erthygl hon yn darparu canllawiau dylunio PCB a all optimeiddio amddiffyniad ADC.